48. 如圖(三十一)所示CMOS數位邏輯電路，若邏輯1為高準位(\( +V_{DD} \))，邏輯0為低準位(0 V)，當輸入A、B皆為邏輯1時，則有關各電晶體工作狀態，下列敘述何者正確？ (A)\( M_1 \)、\( M_2 \)為截止狀態，\( M_3 \)、\( M_4 \)為導通狀態 (B)\( M_1 \)、\( M_2 \)為導通狀態，\( M_3 \)、\( M_4 \)為截止狀態 (C)\( M_1 \)、\( M_4 \)為導通狀態，\( M_2 \)、\( M_3 \)為截止狀態 (D)\( M_1 \)、\( M_4 \)為截止狀態，\( M_2 \)、\( M_3 \)為導通狀態