104年 - 104 公務升官等考試_簡任_電子工程、電信工程：高等電子電路學研究（包括類比與數位）#41792

科目：高等電子電路學 | 年份：104年 | 選擇題數：0 | 申論題數：8

試卷資訊

所屬科目：高等電子電路學

選擇題 (0)

申論題 (8)

【已刪除】一、電晶體電路如下圖，其中電晶體 Q₁ 與 Q₂ 性能相同，偏壓於主動區時|V_BE| = 0.7 V，電流增益趨近無窮大（β = ∞），於飽和區時 V_CE = 0.2 V。又 V_CC = +5 V，V_EE = -5 V， R₁ = 5 kΩ，R₂ = 15 kΩ，R₃ = R₄ = R₅ = 10 kΩ。試算標示的電壓 v₁ 及 v₂，與電流 i₁ 及 i₂。（20 分）

⑴試算此電路之輸入直流位移電壓（dc offset voltage）。

⑵試算此電路之共模抑制比率（common-mode rejection ratio）。

⑶將此單級放大器串接如圖(b)，輸入小訊號 11 mV 在正端，9 mV 在負端。試算輸出之 v₁ 及 v₂ 電壓分別為多少？

⑴試算此電路輸出邏輯 1 之最高輸出電壓 vOH 與邏輯 0 之最低輸出電壓 vOL。

【已刪除】 ⑵輸入之截止電壓 v_IL 與 v_IH，通常定義為電壓轉換曲線上斜率等於-1 之兩個輸入電 dv 壓，意即

之處。試算此電路之截止電壓 v_IL 與 v_IH。

⑶當此電路輸入訊號為邏輯 0（電壓 0 V）與 1（電壓 V_DD）變化之週期方波，所消耗之平均功率為多少？

四、試建立用 NAND 邏輯閘設計的 CMOS SR 正反器（flip-flop），列出其真值表、邏輯電路與 CMOS 電路。（20 分）