10 正向邊緣觸發的正反器，在下列何情況可觸發輸出狀態改變？
(A)CLOCK = 0的週期
(B)CLOCK由0→1的邊緣
(C)CLOCK = 1的週期
(D)CLOCK由1→0的邊緣

正向邊緣觸發的正反器，在下列何情況可觸發輸出狀態改變？
(A) CLOCK = 0的週期
(B) CLOCK由0→1的邊緣
(C) CLOCK = 1的週期
(D) CLOCK由1→0的邊緣

在正向邊緣觸發的正反器（positive-edge-triggered flip-flop）的情境下，輸出狀態通常在時鐘信號由低電位（0）變為高電位（1）的邊緣觸發。因此，正確的解釋是：

最適合的答案是： (B) CLOCK 由 0→1 的邊緣

。
其他考古
16 負向邊緣觸發的正反器（negative-edge-triggered Flip-flop）在下列何種情況可觸發輸出狀態改變？
(A) CLOCK=0的期間
(B) CLOCK 由0→1的瞬間
(C) CLOCK=1的期間
(D) CLOCK 由1→0的瞬間
計算機概論、大意(資訊科學概論,電腦常識,電子計算機概論)-109年 - 109 地方政府特種考試_四等_資訊處理：計算機概要#94887
答案：D
 相反地，負向邊緣觸發的正反器是在 CLOCK 由 1→0 的瞬間觸發的。
【記憶: 正向邊緣觸發: 往1(+)的時候觸發；負向邊緣觸發: 往0 (-)的時候觸發】

比較: 【同步循序邏輯電路-記憶元件、反饋線】
       D型正反器(主僕型) : ，邊緣觸發-正反器，一個時鐘脈衝週期(CLOCK) 狀態只變化一次
。由2個D型閂鎖器(D型閂鎖器-MASTER+D型閂鎖器-SLAVE +2個1位元輸入( 1個時脈位元、1個資料位元)+2個1位元輸出( Q、反相輸出Q')；
時脈訊號邊緣變化瞬間，才會將資料位元存入正反器中。

V.S. D型閂鎖器 : 準位觸發-閂鎖器，準位觸發時間過長，狀態可能轉換多次。但可以避免以下會壞掉的未定義狀態。 V.S. 致能(ENABLE)閂鎖器:  準位觸發-閂鎖器，當輸入端都等於1(EN=1 S=1 R=1)時，會壞掉。
v.s. S'R閂鎖器'(2個NAND GATE): 準位觸發-閂鎖器，當輸入端都等於0(S=0 R=0)時，會壞掉。
V.S. SR閂鎖器(2個NOR GATE) : 準位觸發-閂鎖器，當輸入端都等於1)S=1 R=1)時，會壞掉。