試題詳解

試卷：114年 - 11700 數位電子乙級工作項目 06：數位邏輯設計 51-100（2025/12/12 更新）#134877 | 科目：技檢◆數位電子-乙級

試卷名稱：114年 - 11700 數位電子乙級工作項目 06：數位邏輯設計 51-100（2025/12/12 更新）#134877

年份：114年

科目：技檢◆數位電子-乙級

51. 下圖中，初始輸出狀態 Q1Q2Q3=100，且電路中，時鐘 CK 的頻率F=150KHz，則輸出頻率 F_O2為

(A)50KHz
(B)75KHz
(C)150KHz
(D)300KHz 。

正確答案：登入後查看