試題詳解

試卷：114年 - 11700 數位電子甲級工作項目 06：數位系統設計 51-103（2025/12/12 更新）#134862 | 科目：技檢◆數位電子-甲級

試卷名稱：114年 - 11700 數位電子甲級工作項目 06：數位系統設計 51-103（2025/12/12 更新）#134862

年份：114年

科目：技檢◆數位電子-甲級

54. Verilog 語言中，下列敘述何者正確？
(A)always 區塊只能執行一次
(B)initail 區塊如同無窮迴圈
(C)assign out=in1 & in2 屬於行為式（behavioral）的敘述
(D)所有的輸入及輸出均預設為 wire 的型別。

正確答案：登入後查看