題組內容

一、 下圖為一個 CMOS 數位邏輯電路之佈局圖，其中 a、b、c、d 為閘級(gate)之四個輸入端點，out 則為輸出端點。（共 20 分）5d8b0fc702941.jpg

(二) 試寫出此電路之邏輯函數 (10 分)