阿摩線上測驗
登入
首頁
>
數位系統導論
>
99年 - 99 專利商標審查特種考試_三等_資訊工程：數位系統導論#46994
> 申論題
六、請以 JK 正反器（Flip-flop）設計一計數器，其循環之序列為“0, 1, 2, 4, 5, 6”，請繪 出其狀態表和電路圖。（15 分）
相關申論題
⑴ 35+18=51；
#161877
⑵ 22/2=7；
#161878
⑶ 4×13=54。
#161879
⑴F1(A, B, C, D)＝(BC'+A'D)(AB'+CD')。
#161880
⑵F2(A, B, C, D)＝ABC+BD+A'B+ABC'。
#161881
三、請僅以 4 個互斥-OR 邏輯閘（XOR）與 4 個全加器（Full adder）設計一 4 位元加 減法器電路，其中控制線 S 為 0 時電路執行加法；控制線 S 為 1 時電路執行減法。 （15 分）
#161882
四、請僅使用一個如圖一 8 對 1 的多工器（Multiplexer）及一個NOT閘設計可以執行布 林函數F3(A, B, C, D)＝ΠM (0, 2, 5, 6, 7, 8, 9,10)的電路。（15 分）
#161883
五、請分別寫出 JK 正反器（Flip-flop）、D 正反器和 T 正反器的特性表（Characteristic table），並以 JK 正反器適度搭配 AND、OR 或 NOT 邏輯閘分別設計出 D 正反器和 T 正反器的等效電路（所使用的邏輯閘個數須最少、甚至不用）。（20 分）
#161884
七、請利用圖二的 8×4 ROM設計一組合電路，使以A0A1A2輸入時得一輸出恰為該值的 平方數之二進位模式，除畫出線路圖外亦需列出ROM的真值表。（15 分）
#161886
七、請利用解碼器及多個如圖三的 64K×8RAM 組合出 256×8RAM。（15 分）
#178335
相關試卷
102年 - 102 專利商標審查特種考試_三等_資訊工程：數位系統導論#44151
102年 · #44151
101年 - 101 專利商標審查特種考試_三等_資訊工程：數位系統導論#44816
101年 · #44816
99年 - 99 專利商標審查特種考試_三等_資訊工程：數位系統導論#46994
99年 · #46994
96年 - 96 專利商標審查特種考試_三等_資訊工程：數位系統導論#50335
96年 · #50335
阿摩線上測驗
登入
阿摩線上測驗
登入