阿摩線上測驗 登入

申論題資訊

試卷:102年 - 102 專利商標審查特種考試_三等_電子工程:半導體製程#44432
科目:半導體製程
年份:102年
排序:0

題組內容

三、

申論題內容

⑵對於一矽晶片,於其上依序沉積有一層厚度為 4 nm 的二氧化矽及一層厚度為 300 nm 的多晶矽,而此多晶矽薄膜的厚度非均勻性為 1.5%。今欲對此多晶矽薄膜進行圖 案化蝕刻以暴露出下方之二氧化矽,但使用之機台的蝕刻速率為 500 nm/min 且蝕 刻速率的非均勻性為 5%。如果只允許損失之二氧化矽層厚度為 0.5 nm,請問蝕 刻製程中,多晶矽對二氧化矽的蝕刻選擇比值最小是多少?(15 分)