6. 當CLK為1KHz時，以下哪個正反器的輸出不是500Hz? (A)(B)(C)(D)

9. 下列有關基本邏輯IC中的TTL與CMOS描述，何者不正確？ (A)CMOS的IC不易受雜訊干擾，所以未用的輸入端可空接，不會影響正常運作 (B)當CMOS的電源電壓(VDD)為5V，且接地電壓(VSS)為0V時，其邏輯『0』的低準位輸入電壓(VIL)範圍為0V至1.5V (C)當CMOS的電源電壓(V DD)為5，且接地電壓(VSS)為0V時，其邏輯『1』的高準位輸入電壓(VIH)範圍為3.5V至5V (D)74LS00為TTL的IC，4001為CMOS的IC