複選題123. 設計邏輯電路時，下列敘述何者正確？ (A)使用 NAND-NAND 製作邏輯電路時，於卡諾圖中是取 1 的方格產生和項之積 (B)使用 NOR-NOR 製作邏輯電路時，於卡諾圖中是取 0 的方格產生積項之和 (C)使用 AND-OR 製作邏輯電路時，於卡諾圖中是取 1 的方格產生積項之和 (D)使用 OR-AND製作邏輯電路時，於卡諾圖中是取 0 的方格產生和項之積。