18 下列各圖（graph）何者不是樹狀結構（tree）？

答案：登入後查看
統計： A(11), B(12), C(360), D(99), E(0) #682772

詳解 (共 2 筆)

Adam Lin

B1 · 2016/03/27

#1295845

有環狀構造的就不是樹

Phil(112高普雙榜)

B2 · 2020/07/07

#4122281

樹不能有迴圈，就這樣。

(共 13 字，隱藏中）

前往觀看

5 若欲使用 Verilog 語言合成（synthesize）出與下圖相同功能的電路，則下列各 Verilog 模組何者正確？ (A)module TestCircuit (A, B, C, clock, X, Y);input A;input B;input C;input clock;output X;output Y;reg X; reg Y;always @(posedge clock) X <= A | B;always @(B or C) Y = B & C; endmodule (B)module TestCircuit (A, B, C, clock, X, Y);input A;input B;input C;input clock;output X;output Y;reg X; reg Y;always @(posedge clock) X <= A | B;always @(posedge clock) Y = B & C; endmodule (C)module TestCircuit (A, B, C, clock, X, Y);input A;input B;input C;input clock;output X;output Y;reg X; wire Y;always @(posedge clock) X = A | B;always @(posedge clock) Y = B & C;endmodule (D)module TestCircuit (A, B, C, clock, X, Y);input A;input B;input C;input clock;output X;output Y;reg X; reg Y;always @(posedge clock) X <= A+B;always @(B or C) Y = B * C;endmodule D X Y A B C clock

18 下列各圖（graph）何者不是樹狀結構（tree）？

詳解 (共 2 筆)

相關試題

相關試卷