26 執行以下 C 語言撰寫之程式，下列敘述何者正確？ #include < stdio.h > #include < iostream > main() { int i=18, s=0; do { s=s+i; }while(i<18); printf("%d",s); system("PAUSE"); } (A)輸出 0 (B)輸出 18 (C)輸出 35 (D)無窮循環

26 執行以下 C 語言撰寫之程式，下列敘述何者正確？

#include < stdio.h >

#include < iostream >

main()

{

int i=18, s=0;

{

s=s+i;

}while(i<18);

printf("%d",s);

system("PAUSE");

}
(A)輸出 0
(B)輸出 18
(C)輸出 35
(D)無窮循環

答案：登入後查看
統計： A(31), B(119), C(12), D(56), E(0) #682780

詳解 (共 1 筆)

Phil(112高普雙榜)

B1 · 2020/07/07

#4122320

這題考一個很簡單的觀念-do是前測試迴圈...

(共 41 字，隱藏中）

前往觀看

私人筆記 (共 1 筆)

Cy yi

2026/02/24

私人筆記#7837936

未解鎖

這段程式碼的核心在於理解 do...wh...

(共 277 字，隱藏中）

前往觀看

5 若欲使用 Verilog 語言合成（synthesize）出與下圖相同功能的電路，則下列各 Verilog 模組何者正確？ (A)module TestCircuit (A, B, C, clock, X, Y);input A;input B;input C;input clock;output X;output Y;reg X; reg Y;always @(posedge clock) X <= A | B;always @(B or C) Y = B & C; endmodule (B)module TestCircuit (A, B, C, clock, X, Y);input A;input B;input C;input clock;output X;output Y;reg X; reg Y;always @(posedge clock) X <= A | B;always @(posedge clock) Y = B & C; endmodule (C)module TestCircuit (A, B, C, clock, X, Y);input A;input B;input C;input clock;output X;output Y;reg X; wire Y;always @(posedge clock) X = A | B;always @(posedge clock) Y = B & C;endmodule (D)module TestCircuit (A, B, C, clock, X, Y);input A;input B;input C;input clock;output X;output Y;reg X; reg Y;always @(posedge clock) X <= A+B;always @(B or C) Y = B * C;endmodule D X Y A B C clock

26 執行以下 C 語言撰寫之程式，下列敘述何者正確？
#include < stdio.h >

#include < iostream >

main()

{

int i=18, s=0;

do

{

s=s+i;

}while(i<18);

printf("%d",s);

system("PAUSE");

}
(A)輸出 0
(B)輸出 18
(C)輸出 35
(D)無窮循環

詳解 (共 1 筆)

私人筆記 (共 1 筆)

相關試題

相關試卷