32 比較「以 ADSL modem 連上 Internet」與「以 cable modem 連上 Internet」，下列何者錯誤？ (A)前者多以星狀（star）架構佈建(B)後者多以匯流排（bus）架構佈建 (C)前者的線材多是採用無遮蔽雙絞線（UTP）(D)後者的線材多是採用光纖

32 比較「以 ADSL modem 連上 Internet」與「以 cable modem 連上 Internet」，下列何者錯誤？
(A)前者多以星狀（star）架構佈建
(B)後者多以匯流排（bus）架構佈建
(C)前者的線材多是採用無遮蔽雙絞線（UTP）
(D)後者的線材多是採用光纖

答案：登入後查看
統計： A(24), B(50), C(64), D(307), E(0) #682786

詳解 (共 2 筆)

老師

B1 · 2018/03/22

#2686629

纜線數據機（Cable Modem或稱C...

(共 95 字，隱藏中）

前往觀看

牛奶鍋

B2 · 2020/11/24

#4395739

纜線數據機（Cable Modem或稱C.M.），是利用有線電視雙向同軸電纜提供網際網路相關應用服務的技術，上行頻率介於5至50MHz，下行頻率佔用一個或以上的電視頻道頻寬（6MHz）。

5 若欲使用 Verilog 語言合成（synthesize）出與下圖相同功能的電路，則下列各 Verilog 模組何者正確？ (A)module TestCircuit (A, B, C, clock, X, Y);input A;input B;input C;input clock;output X;output Y;reg X; reg Y;always @(posedge clock) X <= A | B;always @(B or C) Y = B & C; endmodule (B)module TestCircuit (A, B, C, clock, X, Y);input A;input B;input C;input clock;output X;output Y;reg X; reg Y;always @(posedge clock) X <= A | B;always @(posedge clock) Y = B & C; endmodule (C)module TestCircuit (A, B, C, clock, X, Y);input A;input B;input C;input clock;output X;output Y;reg X; wire Y;always @(posedge clock) X = A | B;always @(posedge clock) Y = B & C;endmodule (D)module TestCircuit (A, B, C, clock, X, Y);input A;input B;input C;input clock;output X;output Y;reg X; reg Y;always @(posedge clock) X <= A+B;always @(B or C) Y = B * C;endmodule D X Y A B C clock

32 比較「以 ADSL modem 連上 Internet」與「以 cable modem 連上 Internet」，下列何者錯誤？
(A)前者多以星狀（star）架構佈建
(B)後者多以匯流排（bus）架構佈建
(C)前者的線材多是採用無遮蔽雙絞線（UTP）
(D)後者的線材多是採用光纖

詳解 (共 2 筆)

相關試題

相關試卷