36 在蜂巢式行動電話網路中，下列那一種多工技術直到第三代（3G）方才被普遍採用？ (A)CDMA（Code Division Multiple Access） (B)TDMA（Time Division Multiple Access） (C)FDMA（Frequency Division Multiple Access） (D)CSMA/CD（Carrier Sense Multiple Access with Collision Detection）

36 在蜂巢式行動電話網路中，下列那一種多工技術直到第三代（3G）方才被普遍採用？
(A)CDMA（Code Division Multiple Access）
(B)TDMA（Time Division Multiple Access）
(C)FDMA（Frequency Division Multiple Access）
(D)CSMA/CD（Carrier Sense Multiple Access with Collision Detection）

答案：登入後查看
統計： A(134), B(18), C(51), D(50), E(0) #682790

私人筆記 (共 1 筆)

瑩-113台電/中華雙榜

2023/11/26

私人筆記#5602037

未解鎖

依據歷史， (A) CDMA（Code...

(共 322 字，隱藏中）

前往觀看

5 若欲使用 Verilog 語言合成（synthesize）出與下圖相同功能的電路，則下列各 Verilog 模組何者正確？ (A)module TestCircuit (A, B, C, clock, X, Y);input A;input B;input C;input clock;output X;output Y;reg X; reg Y;always @(posedge clock) X <= A | B;always @(B or C) Y = B & C; endmodule (B)module TestCircuit (A, B, C, clock, X, Y);input A;input B;input C;input clock;output X;output Y;reg X; reg Y;always @(posedge clock) X <= A | B;always @(posedge clock) Y = B & C; endmodule (C)module TestCircuit (A, B, C, clock, X, Y);input A;input B;input C;input clock;output X;output Y;reg X; wire Y;always @(posedge clock) X = A | B;always @(posedge clock) Y = B & C;endmodule (D)module TestCircuit (A, B, C, clock, X, Y);input A;input B;input C;input clock;output X;output Y;reg X; reg Y;always @(posedge clock) X <= A+B;always @(B or C) Y = B * C;endmodule D X Y A B C clock

私人筆記 (共 1 筆)

相關試題

相關試卷