110年 - 110 四技二專統測_電機與電子群資電類_專業科目(二)：數位邏輯、數位邏輯實習、電子學實習、計算機概要#98528

1.某一週期性數位信號的波形如圖(一)所示，對於該週期性數位信號，下列敘述何者正確？(A)週期為10ms，頻率為100Hz，工作週期為10% (B)週期為1ms，頻率為1000Hz，工作週期為10% (C)週期為10ms，頻率為1000Hz，工作週期為20% (D)週期為1ms，頻率為100Hz，工作週期為20%

2.使用8位元表示的十六進制數值，經由2的補數(2'sComplements)運算後，其數值為何？ (A)(B)(C) (D)

3.布林代數表示式X=使用第摩根定理簡化後的輸出為何？ (A)X=ABCD(B)X=AB+ CD (C) (D)

4.圖(二)為某JK型正反器的接線圖，時脈輸入(CLK)為10kHz方波，Q的初始狀態為0，則 CLKA與 CLK B 的輸出波形，下列何者正確？
(A) (B) (C) (D)

5.圖(三)為一組合邏輯電路，經化簡後的最簡布林函數，下列何者正確？ (A) (B) (C)(D)

6.欲把16個1位元的資料用16個時脈週期暫存到1個16位元的移位暫存器，再用1個時脈週期傳給1 個 16 位元的微控制器來處理，則需要用到下列哪種移位暫存器？ (A) SISO ( Serial In Serial Out ) (B) SIPO ( Serial In Parallel Out ) (C) PISO ( Parallel In Serial Out ) (D) PIPO ( Parallel In Parallel Out )

7.圖(四)電路為使用JK正反器組成之計數器，若Q₃Q₂Q₁Q₀的初始狀態為0000且CLK適當觸發，則輸出序列(Q₃ Q₂ Q₁ Q₀ ) 轉成 10 進制後的數值變化，下列何者正確？ (A) 0 → 15 → 14 → 13 → 10 → 5 → 10 → 5 … (B) 0 → 5 → 10 → 15 → 10 → 5 → 0 → 5 … (C) 0 → 15 → 14 → 13 → 12 → 11 → 10 → 9 … (D) 0 → 15 → 10 → 5 → 10 → 15 → 10 → 5 …

8.設計模數均為10(Modulus-10)的強森(Johnson)與環形(Ring)計數器時，下列敘述何者正確？ (A) 強森計數器需要 5 個正反器，輸出波形的工作週期為 50 %；環形計數器需要 10 個正反器，輸出波形的工作週期為 10 % (B) 強森計數器需要 10 個正反器，輸出波形的工作週期為 50 %；環形計數器需要 5 個正反器，輸出波形的工作週期為 10 % (C) 強森計數器需要 5 個正反器，輸出波形的工作週期為 10 %；環形計數器需要 10 個正反器，輸出波形的工作週期為 50 % (D) 強森計數器需要 10 個正反器，輸出波形的工作週期為 10 %；環形計數器需要 5 個正反器，輸出波形的工作週期為 50 %

9.布林代數等式X+(Y+Z)=(X+Y)+Z符合下列哪一個定律？ (A)分配律 (B) 結合律 (C) 交換律 (D) 同質律

10.圖(五)電路的時脈信號CLK為10kHz，狀態圖數字排列為Q₂Q₁Q₀，若初始狀態為001，則此電路的狀態圖，下列何者正確？
(A) (B) (C) (D)

11.圖(六)為使用標準全加器(FA)所組成之加減法電路，其中A₀～A₃、B₀～B₃及Sub為輸入端，S₀～ S₃ 及 X 為輸出端，則關於此電路的動作，下列敘述何者錯誤？ (A) 可執行 4 位元加法且輸出 5 位元 (B) XOR 閘可執行 1 ' s 補數 (C) 執行減法時 Sub 為 HIGH (D) Sub 為端迴進位 ( End - around carry ) 輸入端

12.圖(七)為1位元之比較器符號圖，則其實現的邏輯電路，下列何者正確？ (A) (B) (C) (D)

13.圖(八)為已規劃好的PLA，輸入分別為A、B、C及D，則輸出F應為下列何者？ (A) (B) (C) (D)

第二部份：數位邏輯實習 ( 第 14 至 25 題，每題 2 分，共 24 分 )
14.實驗時，有關一般常用直流穩壓電源供應器之限流設定與功能，下列敘述何者最恰當？ (A)因為有限流保護，開始時設定愈大愈好 (B)電壓過高時，才會自動轉為定電流供電 (C)電流過載時，才會自動轉為定電壓供電 (D)電流過載時，才會自動轉為定電流供電

15.某同學實習時手邊只有圖(九)中的6顆IC，欲組合出1個1位元的全加器(FullAdder,FA)，則下列敘述何者正確？ (A) 74 LS 00、74 LS 02、74 LS 04 各一顆 (B) 74 LS 08、74 LS 32、74 LS 86 各一顆 (C) 74 LS 02、74 LS 08、74 LS 32 各一顆 (D) 74 LS 02、74 LS 32、74 LS 86 各一顆

16.承上題，關於邏輯閘的組合設計，下列敘述何者錯誤？ (A)使用一顆74LS00最多可以組成2個AND邏輯閘 (B)使用一顆74LS 02 最多可以組成 1 個 AND 邏輯閘 (C) 使用一顆 74 LS 00 最多可以組成 1 個 NOR 邏輯閘 (D) 使用一顆 74 LS 02 最多可以組成 1 個 XOR 邏輯閘

17.標準74HC147十進位對BCD碼優先編碼器(Decimal-to-BCDPriorityEncoder)的IC接腳如圖(十)，若第 (2) 、(5) 、(12) 接腳的邏輯準位為 0，其他資料輸入接腳的邏輯準位為 1，則其輸出 ( ) 為下列何者？
(A) 1 1 0 1 1 (B) 0 1 0 1 (C) 0 1 1 1 (D) 0 1 1 0

18.某數位IC系列之=0.9V，則關於雜訊免疫力及的數值，下列何者正確？ (A) = 1.7 V (B)= 1.1 V (C) = 3.3 V (D) = 1.6 V

19.某學生使用圖(十一)所示的IC7447實作1個共陽極七段顯示器解碼電路，當IC7447的第 (1)、(2)、(6) 、( 7 ) 接腳的邏輯信號準位為 0、0、1、1 與 1、1、0、0 時，發現七段顯示器上出現的數字分別為 9 與 8，則下列敘述何者最為正確？
(A) 電路工作正常 (B) IC 7447 的第 (14) 接腳開路，未連接到七段顯示器的 g 段 LED 接線 (C) 七段顯示器的 a 與 b 段 LED 接線以電阻接地，而未連接到 IC 7447 (D) IC 7447 的第 (3) 接腳接地

20.關於圖(十二)由555計時器組成的無穩態多諧振盪器電路，其中R₁、R₂各為1kΩ，則下列敘述何者正確？ (A) 輸出的振盪波形的頻率與 R₁、 R₂ 及 C ₂ 有關 (B) 工作電壓為 5 V，無法與 CMOS 族邏輯 IC 配合使用 (C) 輸出的振盪波形沒辦法獲得 50 % 的工作週期 ( Duty Cycle ) (D) C₁要比 C₂大10倍以上，以便獲得最好的抗雜訊干擾能力

21.邏輯電路實驗有多顆TTLIC共同完成一些邏輯功能，若工作頻率及輸入信號有一定的要求下，通常會在每顆IC的與GND之間連接一個0.1μF的電容，則它的作用下列何者錯誤？ (A) 穩定的電壓 (B) 降低電源雜訊 (C) 反交連以減少電源雜訊 (D) 提供電壓整流

22.建築物內若引發大火，位於起火層避難逃生方法，下列敘述何者錯誤？ (A)採低姿勢迅速往水平方向之安全門、梯逃生 (B)採低姿勢迅速往頂樓逃生 (C)如沒發現逃生門梯，可至窗口、陽台呼救 (D)安全門、梯是最好的逃生途徑

23.一個3.3V電源之CMOS微控制器(MCU)的輸出腳，其內部具有提升電阻，欲推動一個標準5.0V電源的TTLIC，下列哪個電路的連接最適當？ (A) (B) (C) (D)

24.實驗中欲設計一邏輯功能如表(一)，下列哪個電路無法實現該功能？
(A) (B) (C) (D)

25.實驗電路需要設計一個TTLIC之非同步除法器電路如圖(十三)，若欲使電路中的 X邏輯閘搭配指撥開關執行除5(Modulus5)功能，下列何者正確？ (A) X 為 3 輸入 NAND，且 SW 1 = ON、SW 2 = OFF、SW 3 = ON (B) X 為 3 輸入 AND，且 SW 1 = ON、SW 2 = OFF、SW 3 = ON (C) X 為 3 輸入 NOR，且 SW 1 = OFF、SW 2 = ON、SW 3 = ON (D) X 為 3 輸入 OR，且 SW 1 = ON、SW 2 = OFF、SW 3 = ON

(二) 第三部份：電子學實習 ( 第 26 至 37 題，每題 2 分，共 24 分 )
26.圖(十四)電路，若二極體為理想，V_S為振幅V_m的交流弦波電壓，下列敘述何者錯誤？ (A) 此電路中每個二極體之最大逆向電壓 ( PIV ) 值須大於2 V_m (B) 此電路可得到四倍 V_m 的直流電壓輸出 (C) 此電路為全波多倍壓整流電路 (D) 除了 C₁ 耐壓至少為 V_m 外，其餘電容耐壓至少為 2 V_m

27.圖(十五)變壓器電路中，N₁：N₂=a：1，下列關係式何者錯誤？ (A)Z₁=a²Z_L (B) I₁ V₁= I₂ V₂(C) I₂ / I₁ = − a (D) Z₂ = Z_S / a²

28.圖(十六)為理想運算放大器構成之電路，下列何者錯誤？ (A)若 (B) 輸出阻抗為零 (C) (D) 若 = 0，則= 0

29.四組學生做圖(十七)電路實驗時，繪製實驗結果時忘記標示單位。已知二極體之順向導通電壓為0.7V，若輸入信號V_i為正弦波，下列何者最不可能是此電路實驗得到之結果？ (A) (B) (C) (D)

30.圖(十八)為理想運算放大器構成之振盪電路，下列敘述何者正確？(A) 此電路為RC相移振盪器 (B) R₃與R₄構成負回授網路 (C) Z₁與Z₂構成放大器電路 (D) 振盪時 V_f與V_o間構成180度的相位移

31.如圖(十九)所示，將有效電壓值為110V之交流電經過變壓器降壓後，再利用整流器電路進行整流，其中二極體皆為理想。若以三用電表DCV檔測量整流器之輸出電壓，則輸出電壓V_O應為多少？(A) 4.0V (B) 5.6V (C) 7.2V (D) 11.3V

32.某甲使用指針式三用電表對NPN電晶體進行接腳判別，電晶體腳位編號包括1～3號接腳。某甲將三用電表置於歐姆檔×10Ω進行測試。利用測棒交替接觸電晶體1、2號接腳兩端，指針只有一次偏轉。利用測棒交替接觸電晶體 1、3 號接腳兩端，指針只有一次偏轉。利用測棒交替接觸電晶體 2、3 號接腳兩端，指針兩次都不偏轉。則該電晶體的基極 ( Base ) 為幾號接腳？ (A) 1 號 (B) 2 號 (C) 3 號 (D) 測試方法錯誤無法判定

33.圖(二十)所示集極回授偏壓共射極放大電路，其中=8.7V、R_B=470kΩ、R_C=3.3kΩ，已知電晶體的 = 0.7 V，β = 100，則電路的直流工作點最接近下列何者？ (A) (B) (C) (D)

34.關於場效電晶體放大器，下列敘述何者正確？ (A)為了提高共源極(CommonSource)放大器的電流增益，故在源極電阻旁並聯一個旁路電容 (B) 共汲極 ( Common Drain ) 放大器具有高輸入阻抗、低輸出阻抗的特性，且輸入與輸出信號為同相位 (C) 共閘極 ( Common Gate ) 放大器具有低輸入阻抗、高輸出阻抗的特性，且輸入與輸出信號相位相反 (D) 共源極 ( Common Source ) 放大器具有高輸入阻抗的特性，且輸入與輸出信號為同相位

35.圖(二十一)所示共射極放大器，若=490Ω， = 47 Ω，R_L= 1 k Ω，假設 C_B = C_C = C_E = ∞，= 0.7 V，β = 100，下列數值何者最接近實際情況？ (A) r_e = 37 Ω，r_π = 3.7 k Ω，A_v = 22 ( V / V ) (B) r_e = 3.7 k Ω，r_π = 37 Ω，A_v = − 22 ( V / V ) (C) r_e = 3.7 k Ω，r_π = 37 Ω，A_v = 22 ( V / V ) (D) r_e = 37 Ω，r_π=3.7 k Ω，A_v = − 22 ( V / V )

36.關於場效電晶體，下列敘述何者錯誤？ (A)P通道的MOSFET，其基體(Substrate)是使用N型半導體材質 (B)接面場效電晶體(JFET ) 之工作原理是控制接面空乏區的厚度 (C) 增強型 P 通道的 MOSFET，若欲使通道導通，則需( 臨界電壓 ) (D) 接面場效電晶體 ( JFET ) 不需外加電壓，即有通道存在

37.石英晶體的等效電路如圖(二十二)所示，已知R=1kΩ，L=2H，C_S=0.02pF，C_P=5pF，下列敘述何者正確？
(A) 串聯諧振頻率約為 ( 2500 /π) kHz，在此頻率下石英晶體阻抗值最小 (B) 並聯諧振頻率約為 ( 5000 ) kHz，在此頻率下石英晶體阻抗值最小 (C) 串聯諧振頻率約為 ( 2500 /π) kHz，在此頻率下石英晶體阻抗值最大 (D) 並聯諧振頻率約為 ( 5000 ) kHz，在此頻率下石英晶體阻抗值最大