題組內容

三、 圖一為使用兩顆 NMOS 電晶體與兩顆 PMOS 電晶體的數位 邏輯電路佈局圖。a 與 b 為從 poly 端之輸入訊號，out 為輸 出訊號。

(三)為以 NAND 閘，來達成5d8b21c057648.jpg 之邏輯函數，請寫出 以 NAND 來表達 Y 的邏輯函數及畫出電路圖。 (10 分)5d8b21d210078.jpg