102年 - 102 專利商標審查特種考試_三等_電子工程、電信工程：電子學#44056

科目：電子學 | 年份：102年 | 選擇題數：0 | 申論題數：13

試卷資訊

所屬科目：電子學

選擇題 (0)

申論題 (13)

【已刪除】⑴ D 型正反器（D flip-flop）的端點訊號波形如圖一(a)所示。
適當地對應 CLK 波形的相對位置，繪出端點 Q 的輸出波形。（D 型正反器初 始狀態為 RESET）（10 分）
【已刪除】 ⑵圖一(b)為一 CMOS 邏輯電路，試列出其端點 Y 與 Z 的布林函數式。（10 分）
 
【已刪除】 ⑶試繪出 CMOS 邏輯閘電路，使得 。（10 分）
⑴此放大電路的開迴路電壓增益（open-circuit voltage gain）Avo。（6 分）
⑵此放大電路的輸出電阻 Ro。（6 分）
⑶若連接2 kΩ的負載電阻(RL)於輸出端(vo)，則放大器電路的電壓增益為多少？（6 分）
⑴試問 Rx 值應該設計為何值，才可以將輸入端之偏壓電流產生的輸出電壓最小化。 （6 分）
⑵若此 op-amp 為理想放大器，輸出電壓 vo 值為多少？（6 分）
【已刪除】四、BJT 放大器電路如圖四所示，其中 BJT 放大器相關參數為：βf = 100，Rs = 700 Ω， rπ = 1 kΩ，R1 = 10 kΩ，R2 = 5 kΩ，RE = 5 kΩ，RL = 10 kΩ。為了滿足此電路的低 3dB 頻率為 40 Hz 的要求，請估算 C1 與 C2 的值。（20 分） 
【已刪除】五、如圖五所示為一主動式負載 MOS 差動放大器，其電晶體各相關參數說明如下： μnCox = 0.1 mA/V2，μpCox = 0.05 mA/V2，電晶體通道寬長比(W/L)n = 400，(W/L)p = 800， 爾利電壓（Early voltage）VAn = |VAp| = 40V，偏壓電流源 I = 1.6 mA，而其電流源輸出 電阻 Rs = 100 kΩ。試求：⑴輸出電阻（output resistance）Ro，
⑵差模增益（differential gain）Ad，
⑶共模增益（common-mode gain）Acm，以及
⑷共模拒斥比 CMRR。 （20 分）