421. 如下圖所示為一正緣觸發之 JK 正反器(Flip Flop)邏輯電路，當 J=K=1 時，則下列時序(clock)與輸出(Q)何者正確?

答案：登入後查看
統計： A(7), B(1), C(2), D(0), E(0) #778514