422. 如下圖所示為一正緣觸發之 SR 正反器(Flip Flop)邏輯電路，當 S=1，R=0 時，則下列時序(clock)、清除(clear)與 輸出(Q)為何?
。

答案：登入後查看
統計： A(1), B(0), C(7), D(2), E(0) #778515