53. VHDL 語言中，signals 函數的屬性(clk'EVENT AND clk='1')代表 clk
(A)一直處於高電位
(B)一直處於低電位
(C)上升邊緣
(D)下降邊緣 。

答案：登入後查看
統計： 尚無統計資料