試卷名稱:114年 - 11700 數位電子 甲級 工作項目 06:數位系統設計 51-103(2025/12/12 更新)#134862
年份:114年
科目:技檢◆數位電子-甲級
(A)這是一個全加器的 VHDL 程式 (B)這程式使用資料流模式描述法 (C)無論是 A、B 或 CIN 發生變化,程式會同時執形上述指令以更新 SUM 及 COUT (D)本程式指令之執行為串列處理 。