阿摩線上測驗
登入
首頁
>
積體電路技術
>
106年 - 106 公務升官等考試_簡任_電子工程：積體電路技術研究#66330
> 申論題
一、⑴說明標準 CMOS 邏輯閘和 pseudo-nMOS 邏輯閘在矽面積（Silicon Area）、功率消 耗及雜訊邊限（Noise Margin）上之差異。（10 分）
相關申論題
⑵比較 CMOS 邏輯閘和 nMOS 邏輯閘在所使用的電晶體數、功率消耗及雜訊邊限上 之差異。（10 分）
#266042
二、⑴畫出 CMOS 反相器之電路圖。（5 分）
#266043
⑵畫出 CMOS 反相器之轉移曲線並標示 pMOS 和 nMOS 電晶體之工作區。（10 分）
#266044
⑶說明 CMOS 反相器如欲正常工作，其電源電壓之最低值應為何？（5 分）
#266045
三、請說明使用 CMOS n-well 製程技術，製造 CMOS 反相器之製造程序。（20 分）
#266046
⑴積體電路之可靠度（Reliability）
#266047
⑵電子遷移現象（Electromigration）
#266048
⑶基體效應（Body Effect）
#266049
⑷交談現象（Crosstalk）
#266050
五、⑴何謂系統晶片（SOC）？其和一般 System on Board（SOB）之差異為何？（10 分）
#266051
相關試卷
114年 - 114 高等考試_二級_電子工程：積體電路技術#131604
114年 · #131604
113年 - 113 高等考試_二級_電子工程：積體電路技術#123067
113年 · #123067
112年 - 112 高等考試_二級_電子工程：積體電路技術#116710
112年 · #116710
111年 - 111 高等考試_二級_電子工程：積體電路技術#110949
111年 · #110949
110年 - 110 高等考試_二級_電子工程：積體電路技術#101920
110年 · #101920
109年 - 109 高等考試_二級_電子工程：積體電路技術#91527
109年 · #91527
108年 - 108 公務升官等考試_簡任_電子工程：積體電路技術研究#80464
108年 · #80464
107年 - 107 高等考試_二級_電子工程：積體電路技術#72434
107年 · #72434
106年 - 106 公務升官等考試_簡任_電子工程：積體電路技術研究#66330
106年 · #66330
104年 - 104 公務升官等考試_簡任_電子工程：積體電路技術研究#41686
104年 · #41686
阿摩線上測驗
登入
阿摩線上測驗
登入