阿摩線上測驗
登入
首頁
>
積體電路技術
> 113年 - 113 高等考試_二級_電子工程:積體電路技術#123067
113年 - 113 高等考試_二級_電子工程:積體電路技術#123067
科目:
積體電路技術 |
年份:
113年 |
選擇題數:
0 |
申論題數:
12
試卷資訊
所屬科目:
積體電路技術
選擇題 (0)
申論題 (12)
一、請分別敘述半導體製程中所使用的蝕刻製程技術(Etching technology) 與舉離製程技術(Lift-Off technology),並比較兩者缺點及解決方案。 (20 分)
(一)一個具有介電層的金屬氧化半導體(MOS)元件,面積為 4 μm
2
,介電層厚度為10 nm,使用介電常數
(Dielectric constant)為 25 的五氧化 二鉭 (Ta
2
O
5
) 當介電層,當該 MOS 元件外加偏壓為 5 伏特時,試分別求出該 MOS 元件可以儲存的總電荷量與每平方公分產生的電子數。 (10 分) (設真空中介電常數ε
o
為
F/cm)
(二)試設計一個具有10 nH 電感值(L)的方形平面螺旋形積體電感,若電感圈數為 20,則所需的方形平面螺旋半徑應為多少?(10 分) (設真空中介磁常數μ
o
為
H/m ) (各小題均計算至小數點後第二位)
(一)點缺陷(Point defect)
(二)線缺陷(Line defect)
(三)面缺陷(Area defect)
(四)體缺陷(3-D defect)
(一)硼原子在矽晶體的擴散長度 L(Diffusion length)
(二)每單位面積的硼雜質原子總數
(三)在表面 x = 0 處的擴散梯度
(各小題均計算至小數點後第二位)
(誤差函數公式:
)
(誤差函數公式:
)
(一)這會產生何種效應?(4 分)
(二)如何解決改善?(6 分)