阿摩線上測驗
登入
首頁
>
電子學
>
104年 - 104 專技高考_電子工程技師:電子學#41835
>
題組內容
三、如圖三所示的電晶體疊接電路,兩個電晶體的參數為 β =120、V
A
=∞、V
BE(on)
=0.7、 C
π
=12pF、C
μ
=2pF,熱電壓(thermal voltage)V
T
=0.026 V,未列出的參數之特 性假設理想。假設兩個電晶體皆已工作於順向主動區,且其靜態工作點集級電流 I
CQ1
=I
CQ2
=1.02 mA。
⑶求中頻帶電壓增益 A
v
。(4 分)
其他申論題
⑴電壓增益 vo / vi 為多少?(10 分)
#130635
⑵輸入電阻 Ri 為多少?(5 分)
#130636
⑴就頻率響應而言,放大器疊接的目的為何?(3 分)
#130637
⑵若電路中的 CL 為開路,試求此一電路的輸入位置的上 3dB 頻率 fHπ 及輸出位置的 上 3dB 頻率 fHμ。(10 分)
#130638
⑷若負載電容 CL =15pF 被連接到輸出端,則上 3dB 頻率是被負載電容或電晶體特 性電容所主宰。(3 分)
#130640
【已刪除】四、如圖四所示的運算放大器(operational amplifier)電路,假設所有的運算放大器皆為 理想元件,試求該電路轉導增益(transconductance gain)io/vi 之表示式。(20 分)
#130641
⑴當 vX =5V,vo1=0.15V 及 MD1 與 ML1 所構成的反向器(inverter)之功率消耗不超 過 250μW。試計算 ML1、MD1 的寬長比 (W / L) M L1 及 (W / L) M D1 。(13 分)
#130642
⑵當 vX =vY =0 時,試計算 vo2。(7 分)
#130643
【已刪除】六、如圖六所示的 CMOS 電路,A、B、C 為邏輯輸入,試求出邏輯輸出 Y =?(10 分)
#130644
一、請 試 述 日 內 瓦 輪 機 構 ( Geneva Mechanism ) 與 共 軛 凸 輪 機 構 ( Conjugate Cam Mechanism)的優缺點。(10 分)
#130645