題組內容

五、下表為半加器（Half Adder）之真值表（Truth Table），請運用一個“及邏輯閘” （AND Gate）與一個“互斥或邏輯閘”（XOR Gate）設計此半加器，請

⑴詳細推導 輸出入邏輯關係。（10 分）