五、在 CMOS 半導體製程中，請用電晶體 PMOS 和 NMOS 來設計一個三輸入的反或閘 （NOR）邏輯電路；並說明對於此邏輯電路的 NMOS 和 PMOS 尺寸（W/L）的設計 考量。（20 分） （注意：PMOS 電路和 NMOS 電路採用對偶方式設計）