阿摩線上測驗
登入
首頁
>
積體電路技術
>
109年 - 109 高等考試_二級_電子工程:積體電路技術#91527
> 申論題
一、請畫出一個由三個 NMOS 電晶體與兩個 PMOS 電晶體所組成的 CMOS 差 動放大器(differential amplifier)的電路圖,並說明其工作原理。 (20分)
相關申論題
二、在 VLSI 製程中為提高所製造的積體電路品質可以使用 strained silicon 的技術,試說明何謂 strained silicon?如何製作 strained silicon 元件?相較於正常製程,strained silicon 製程的元件有何優勢?(20分)
#374930
三、在現代 CMOS 半導體製程中,金屬連接線係用於連接各電晶體的端點。 由於連接線複雜,這些金屬連接線的層數甚至已經高於十層。若將這些不同層的金屬連接線區分為較高層與較低層兩類,試說明這兩類金屬連接線之各自用途,其厚度之差異及原因。(12分)
#374931
(一) FinFET 之結構與優勢
#374932
(二)光罩與曝光程序
#374933
(三) Body Effect 之成因與影響
#374934
(四) DRAM and SRAM 之各自單一位元電路圖與優劣比較
#374935
(五) CMOS 晶片的功率消耗分類與其各自成因
#374936
(六) MOS 電晶體於線性區及飽和區之特性
#374937
四、假設均使用正光阻製程,欲製作如圖所示之積體電路元件。則在盡可能使用最少光罩數目的情況下,設計所有需要的光罩示意圖(以斜線表示光罩上不透光區域,以空白表示透光區域)。並搭配所設計的光罩,由 p-Si 基底開始,依照製程順序列出所有必要的製程步驟,並加以說明。
#554255
(五)由於清洗製程不完全,導致氧化層產生多餘的不明負電荷
#554254
相關試卷
114年 - 114 高等考試_二級_電子工程:積體電路技術#131604
114年 · #131604
113年 - 113 高等考試_二級_電子工程:積體電路技術#123067
113年 · #123067
112年 - 112 高等考試_二級_電子工程:積體電路技術#116710
112年 · #116710
111年 - 111 高等考試_二級_電子工程:積體電路技術#110949
111年 · #110949
110年 - 110 高等考試_二級_電子工程:積體電路技術#101920
110年 · #101920
109年 - 109 高等考試_二級_電子工程:積體電路技術#91527
109年 · #91527
108年 - 108 公務升官等考試_簡任_電子工程:積體電路技術研究#80464
108年 · #80464
107年 - 107 高等考試_二級_電子工程:積體電路技術#72434
107年 · #72434
106年 - 106 公務升官等考試_簡任_電子工程:積體電路技術研究#66330
106年 · #66330
104年 - 104 公務升官等考試_簡任_電子工程:積體電路技術研究#41686
104年 · #41686