阿摩線上測驗
登入
首頁
>
半導體工程
>
104年 - 104 高等考試_三級_電子工程:半導體工程#39446
>
題組內容
二、閘極介電層製程含三層,材料之厚度分別為 30 nm(Al
2
O
3
)、20 nm(HfO
2
)及 10 nm( SiO
2
),已知其介電常數( dielectric constant)分別為 9( Al
2
O
3
) 、 25(HfO
2
)及 3.9(SiO
2
),請求出:(每小題 10 分,共 20 分)
⑴三層堆疊換算成 SiO
2
之等效厚度(equivalent oxide thickness)為多少?
其他申論題
⑴請用流程圖說明製造流程。
#117688
⑵乙烯氧化常有工安風險,如何解決?請用簡易流程圖說明其進料聯鎖(interlock) 系統。
#117689
⑴反應速率活化能 Ea = 0.5 eV 固定,T = 450 K 之反應速率為 T = 400 K 之幾倍?
#117690
⑵ T = 400 K 固定,當 Ea = 0.4 eV 時之反應速率為 Ea = 0.5 eV 之幾倍?
#117691
⑵加上偏壓 5 V 於三層材料,各別之壓降 VAl2O3、VHfO2 及 VSiO2 為多少?
#117693
三、在 n 通道 MOSFET 製程技術中,利用間隙壁(spacer)及兩次離子佈植實施 LDD (lightly doped drain)結構,請說明製程步驟。(15 分)
#117694
四、在 p 通道 MOSFET 製程技術中,利用深淺不同之離子佈植進行臨限電壓調整 (VT-adjust)及抗擊穿(antipunch-through)佈植,請以 p-MOSFET 元件結構剖面 圖說明兩佈植區域位置及其實施理由。(15 分)
#117695
⑴ PSG 用途為何及需摻雜何種元素。
#117696
⑵ BPSG 用途為何及需摻雜何種元素。
#117697
⑶ FSG 用途為何及需摻雜何種元素。
#117698