阿摩線上測驗
登入
首頁
>
積體電路技術
>
111年 - 111 高等考試_二級_電子工程:積體電路技術#110949
> 申論題
二、說明何為 body effect?如果使用第一題所述 CMOS 製程的 NMOS 電晶 體設計一個 cascode amplifier,是否會有 body effect 的問題?請畫出放大 器之電路圖並說明原因。(25 分)
相關申論題
一、以 p-type substrate N-well CMOS 製程為例,請畫出一個 CMOS 反相器 (inverter)的 cross section diagram,並標明所有的摻雜類型、電路連接 與端點(含輸入及輸出)、及電路操作時所需連接的電壓準位。(35 分)
#475463
三、有一個振盪器由 7 個相同的 CMOS 反相器以環型串接所組成如下圖, CMOS 反相器從輸入到輸出端的延遲是 12 ps,請列式計算出此振盪器 的最快振盪頻率 為何?在不更改製程及反相器數目的前提下,有什 麼方法可以提高振盪頻率?原因為何?(20 分)
#475465
四、說明何為共模拒斥比(CMRR)?如果輸入端的信號成分包含一個 10-mV-rms 10 kHz 的差動信號及一個 1-V-rms 60 Hz 的共模信號,且輸 出需要將共模信號抑制到比差動信號小至少 60 dB,所用的差動放大器 的共模拒斥比至少需要有多少?(20 分)
#475466
四、假設均使用正光阻製程,欲製作如圖所示之積體電路元件。則在盡可能使用最少光罩數目的情況下,設計所有需要的光罩示意圖(以斜線表示光罩上不透光區域,以空白表示透光區域)。並搭配所設計的光罩,由 p-Si 基底開始,依照製程順序列出所有必要的製程步驟,並加以說明。
#554255
(五)由於清洗製程不完全,導致氧化層產生多餘的不明負電荷
#554254
(四)在製造過程中發生硼穿透(boron penetration)至氧化層中
#554253
(三)在其他製程條件不變下,將 nMOSFET 的閘極由 poly-Si 換成 poly-Si,以及將 pMOSFET 的閘極由 poly-Si 換成 poly-Si
#554252
(二)在其他製程條件不變下,僅增加 nMOSFET 之 -adjust(臨界電壓調 整)之 p 型離子佈植的濃度
#554251
(一)在其他製程條件不變下,僅增加氧化時間,使氧化層厚度增加
#554250
(四)如何使用 BTS(bias-temperature stress)測試估算 Qm 的量(10 分)
#554249
相關試卷
114年 - 114 高等考試_二級_電子工程:積體電路技術#131604
114年 · #131604
113年 - 113 高等考試_二級_電子工程:積體電路技術#123067
113年 · #123067
112年 - 112 高等考試_二級_電子工程:積體電路技術#116710
112年 · #116710
111年 - 111 高等考試_二級_電子工程:積體電路技術#110949
111年 · #110949
110年 - 110 高等考試_二級_電子工程:積體電路技術#101920
110年 · #101920
109年 - 109 高等考試_二級_電子工程:積體電路技術#91527
109年 · #91527
108年 - 108 公務升官等考試_簡任_電子工程:積體電路技術研究#80464
108年 · #80464
107年 - 107 高等考試_二級_電子工程:積體電路技術#72434
107年 · #72434
106年 - 106 公務升官等考試_簡任_電子工程:積體電路技術研究#66330
106年 · #66330
104年 - 104 公務升官等考試_簡任_電子工程:積體電路技術研究#41686
104年 · #41686