阿摩線上測驗 登入

102年 - 102 專利商標審查特種考試_三等_電子工程：半導體製程#44432

科目：半導體製程 | 年份：102年 | 選擇題數：0 | 申論題數：13

試卷資訊

所屬科目：半導體製程

選擇題 (0)

申論題 (13)

⑴在先進半導體製程的發展過程中，把銅連線製程應用到超大型積體電路（VLSI） 製程裡，主要突破的困難點有那些？（9 分）
⑵是那些技術的改進促成銅連線製程 應用到積體電路製程裡？（6 分）
⑶銅連線製程中常用之阻障層（barrier layer）材料 有那些？（5 分）
⑴對於 PECVD 製程中，使用 TEOS 可以達到最大沉積速率的溫度大約為 250℃。 為什麼 ILD（Inter-layer Dielectric）TEOS 製程溫度在 400℃左右或更高的溫度下操 作？（5 分）
⑵在高密度電漿 CVD（HDP CVD）氧化物製程中，為什麼用矽烷而 不用 TEOS 作為矽來源氣體？（5 分）
⑶對於 PECVD 製程中，以矽烷作為沉積氧 化矽之氣體源，當增加矽烷流量時，氧化矽薄膜之折射率會增加還是減少？原因為 何？但若是以 TEOS 作為沉積氧化矽之氣體源，為什麼當 TEOS 流量增加時，折射 率幾乎沒有變化？（10 分）
⑴電漿蝕刻製程中常使用那兩種惰性氣體？其作用分別是如何，請說明。（5 分）
⑵對於一矽晶片，於其上依序沉積有一層厚度為 4 nm 的二氧化矽及一層厚度為 300 nm 的多晶矽，而此多晶矽薄膜的厚度非均勻性為 1.5%。今欲對此多晶矽薄膜進行圖 案化蝕刻以暴露出下方之二氧化矽，但使用之機台的蝕刻速率為 500 nm/min 且蝕 刻速率的非均勻性為 5%。如果只允許損失之二氧化矽層厚度為 0.5 nm，請問蝕 刻製程中，多晶矽對二氧化矽的蝕刻選擇比值最小是多少？（15 分）
⑴對波長為 193 nm 的準分子雷射光學系統而言，若其具有數值孔徑 NA = 0.65，製 程相依因子 k1 = 0.6 及 k2 = 0.5，以此光學系統作為曝光機台的理論解析度及聚焦深 度各為多少值？（10 分）
⑵若雷射光源不變，則在此一曝光機台上可以藉由修正那 些參數或採用那些技術來改善解析度？（10 分）
⑴就原子或分子有序排列的程度（亦即有序排列範圍的大小）區分，固態半導體材 料可區分為那三種晶體型式？（5 分）
⑵為何在沉積多晶矽薄膜時，所使用之氣體 源多為矽甲烷而非矽氯化物？（5 分）
⑶以矽半導體為例，前述三種晶體型式的材 料應個別位於一個基本的 N-MOSFET 元件中的那些位置？請繪示 N-MOSFET 結構 示意圖說明。（10 分）