阿摩線上測驗
登入
首頁
>
積體電路技術
>
99年 - 99 高等考試_二級_電子工程:積體電路技術#46302
> 申論題
題組內容
二、在積體電路製造上,為降低晶片面積,提高每片晶圓(Wafer)的晶粒數量,通常會 提供多層金屬導線,使電路設計所需求的訊號連接採立體化的方式呈現。
⑶試說明 Metal Migration 的現象如何發生?如何避免?(6 分)
相關申論題
⑴參考圖 a 之不同光罩,試繪出此反相器的剖面圖並說明製造流程。(16 分)
#157645
⑵說明此電路在運作時產生閂鎖現象(Latch-up)發生的原因以及解決方法。(12 分)
#157646
⑴金屬導線由靠近矽基板(座)的 M1 往上到 Mn(假設總共有 n 層的金屬導線), 試問在實體電路設計上,如何使用這些不同的金屬層(M1…Mn)?這些金屬層 的寬度大小為何(假設厚度皆相同)?(10 分)
#157647
⑵試說明在製程演進過程中,金屬導線逐漸由傳統的鋁製程改為銅製程的原因以及 是否增加製造的成本?(6 分)
#157648
⑴如何在製程參數設定上提供雙電壓的設計方案?(10 分)
#157650
⑵當提供電壓(Supply Voltage VDD)降低時是否造成電晶體特性的改變?如何在製 程或電路設計上降低漏電流的效應?(14 分)
#157651
⑴試說明邏輯製程和 DRAM 製程的主要差異。(8 分)
#157652
⑵一般 DRAM 的製程主要採溝槽式(Trench)和堆疊式(Stack),說明此兩方案 的製造技術以及在高儲存容量下的優劣分析。(10 分)
#157653
⑶欲實現一個具有高記憶容量的高速特殊應用積體電路(High-Speed ASIC),試分 析分別在邏輯製程和 DRAM 製程實現的優缺點。(8 分)
#157654
四、假設均使用正光阻製程,欲製作如圖所示之積體電路元件。則在盡可能使用最少光罩數目的情況下,設計所有需要的光罩示意圖(以斜線表示光罩上不透光區域,以空白表示透光區域)。並搭配所設計的光罩,由 p-Si 基底開始,依照製程順序列出所有必要的製程步驟,並加以說明。
#554255
相關試卷
114年 - 114 高等考試_二級_電子工程:積體電路技術#131604
114年 · #131604
113年 - 113 高等考試_二級_電子工程:積體電路技術#123067
113年 · #123067
112年 - 112 高等考試_二級_電子工程:積體電路技術#116710
112年 · #116710
111年 - 111 高等考試_二級_電子工程:積體電路技術#110949
111年 · #110949
110年 - 110 高等考試_二級_電子工程:積體電路技術#101920
110年 · #101920
109年 - 109 高等考試_二級_電子工程:積體電路技術#91527
109年 · #91527
108年 - 108 公務升官等考試_簡任_電子工程:積體電路技術研究#80464
108年 · #80464
107年 - 107 高等考試_二級_電子工程:積體電路技術#72434
107年 · #72434
106年 - 106 公務升官等考試_簡任_電子工程:積體電路技術研究#66330
106年 · #66330
104年 - 104 公務升官等考試_簡任_電子工程:積體電路技術研究#41686
104年 · #41686