阿摩線上測驗
登入
首頁
>
積體電路技術
>
112年 - 112 高等考試_二級_電子工程:積體電路技術#116710
> 申論題
一、一般 CMOS 的 NAND 基本邏輯閘具有兩個輸入端 x 與 y,以及一個輸出端 f,請使用 nMOS 與 pMOS 電晶體畫出此邏輯閘的電路圖,並說明其工作原理。又請指出那些電晶體會有 body effect,請說明原因。 (25 分)
相關申論題
二、在 CMOS 積體電路製程中常用的絕緣體有氮化矽(Si3N4)與二氧化矽(SiO2),請解釋為何不使用純的氮化矽為閘極的絕緣層材料?並請解釋使用二氧化矽為閘極絕緣層材料在新世代積體電路製程中所面臨的瓶頸為何?(25 分)
#498465
三、在目前的積體電路製程中,除了使用 p-well 與 n-well 的 twin-well 分別置放 nMOS 與 pMOS 電晶體之外,也常用淺溝槽隔離(shallow trench isolation, STI)來隔離電晶體。請說明淺溝槽隔離的製造流程。(25 分)
#498466
四、波長為 193 nm 的深紫外光光源一直使用到 7 nm 的製程,而後在 5 nm 以後的製程中才廣泛使用 13.5 nm 的極紫外光當作光源。請說明有那些 解析度增強技術的組合使用,讓193 nm 的深紫外光光源能夠一直使用到 7 nm 的製程中。(25 分)
#498467
四、假設均使用正光阻製程,欲製作如圖所示之積體電路元件。則在盡可能使用最少光罩數目的情況下,設計所有需要的光罩示意圖(以斜線表示光罩上不透光區域,以空白表示透光區域)。並搭配所設計的光罩,由 p-Si 基底開始,依照製程順序列出所有必要的製程步驟,並加以說明。
#554255
(五)由於清洗製程不完全,導致氧化層產生多餘的不明負電荷
#554254
(四)在製造過程中發生硼穿透(boron penetration)至氧化層中
#554253
(三)在其他製程條件不變下,將 nMOSFET 的閘極由 poly-Si 換成 poly-Si,以及將 pMOSFET 的閘極由 poly-Si 換成 poly-Si
#554252
(二)在其他製程條件不變下,僅增加 nMOSFET 之 -adjust(臨界電壓調 整)之 p 型離子佈植的濃度
#554251
(一)在其他製程條件不變下,僅增加氧化時間,使氧化層厚度增加
#554250
(四)如何使用 BTS(bias-temperature stress)測試估算 Qm 的量(10 分)
#554249
相關試卷
114年 - 114 高等考試_二級_電子工程:積體電路技術#131604
114年 · #131604
113年 - 113 高等考試_二級_電子工程:積體電路技術#123067
113年 · #123067
112年 - 112 高等考試_二級_電子工程:積體電路技術#116710
112年 · #116710
111年 - 111 高等考試_二級_電子工程:積體電路技術#110949
111年 · #110949
110年 - 110 高等考試_二級_電子工程:積體電路技術#101920
110年 · #101920
109年 - 109 高等考試_二級_電子工程:積體電路技術#91527
109年 · #91527
108年 - 108 公務升官等考試_簡任_電子工程:積體電路技術研究#80464
108年 · #80464
107年 - 107 高等考試_二級_電子工程:積體電路技術#72434
107年 · #72434
106年 - 106 公務升官等考試_簡任_電子工程:積體電路技術研究#66330
106年 · #66330
104年 - 104 公務升官等考試_簡任_電子工程:積體電路技術研究#41686
104年 · #41686